晶體管為何被譽為21世紀最偉大的發明，2047年的晶體管會是什么樣子？

約75年前，被譽為“21世紀最偉大發明”的晶體管誕生，這項發明涉及科學和技術、團體和社會之間的微妙關系。一起來回顧改變了計算乃至數字世界的偉大芯片，并講述它們背后的人和故事。

1947年12月23日，第一個基于鍺半導體的具有放大功能的點接觸式晶體管面世，標志著現代半導體產業的誕生和信息時代正式開啟。

三劍合璧，最偉大的發明就此誕生

晶體管的發明可以追溯到1929年，當時工程師利蓮·費爾德已經獲得了晶體管的專利。然而，由于當時的技術水平，制造該設備的材料不能達到足夠的純度，這使得晶體管暫時無法制造。直到二戰時期，許多實驗室在硅和鍺材料的制造和理論研究方面也取得了許多成就，這些成就為晶體管的發明奠定了基礎。

1945年夏天，貝爾實驗室正式制定了一個龐大的研究計劃：決定以固體物理為主要研究方向。那時候，半導體整流器已經是成熟的裝置，人們希望能用半導體制造晶體管，再組成放大器，以開拓電子技術的新領域。

1945年的十月，巴丁加入到貝爾實驗室的肖克利小組，參與研究開發制造晶體管的項目。這個小組還有另外兩位美國物理學家：課題負責人威廉·肖克利和另一位同事沃爾特·布拉頓。

這三人可謂珠聯璧合：肖克利是生于倫敦的美國人，MIT（麻省理工學院）畢業研究半導體的物理博士，當時已經在PN結研究及策劃制造晶體管領域奮斗數年，布拉頓是實驗高手，而巴丁是理論天才。

對晶體管的課題，肖克利原來有些想法，但和布拉頓一起進行的幾次實驗都失敗了。擅長理論計算的巴丁潛心研究了這個問題，發現電場無法穿越半導體的原因可能是受到金屬片屏蔽。他進而提出了固體的表面態和表面能級的概念。巴丁猜想半導體物質的表面存在著一種機制，能激發出一種可防止自身被外場貫穿的特殊狀態。這些工作涉及到半導體、導線和電解質之間的點接觸，于是小組將研究重點改為材料的表面狀態。到1946年冬，他們的研究工作向前邁進了一大步，并且也產出了幾篇論文。

經過巴丁的再次計算，他們決定制造“點接觸晶體管”。在隨后的多次試驗中他們發現：鍺半導體上兩根金屬絲的接觸點靠得越近，就越有可能引起電流的放大。這需要在晶體表面安置兩個大約相距只有5×10-3厘米的觸點。

布拉頓有信心克服這最后一道難關，他找來一塊三角形的厚塑料版，從尖尖的頂角朝三角形的兩邊貼上了一片金箔，又小心仔細地用鋒利的刀片在頂角的金箔上劃了一道細痕，然后將三角塑料版用彈簧壓緊在半導體鍺的表面上。最后，將一分為二的金箔兩邊分別接上導線，作為發射極和集電極。加之金屬基底引出的基極，總共三條線，將它們分別接到了適當的電源和線路上。

1947年12月16日，他們終于觀察到兩個觸點間的電壓增益為100倍的數量級，第一個晶體管就此誕生了！這個劃時代的發明——“三條腿的魔術師”原始而笨拙，顯得不是那么漂亮。

但很快地，巴丁、布拉頓與肖克利之間，發生了一些不愉快的糾葛。一個月之后，肖克利自己又發明了一種全新的、能穩定工作的“P-N結型晶體管”。總之，晶體管的發明成為人類微電子革命的先聲，也使得三人后來共同獲得了1956年諾貝爾物理學獎。

但在肖克利對兩人研究工作無理的限制和打壓下，三人分道揚鑣：巴丁1951年接受了伊利諾伊大學香檳分校的教職，轉向他很早就想做的超導研究。布拉頓留守貝爾實驗室，但轉到了另外的部門。再后來，肖克利自己到加州創建硅谷，招聘人才，在硅谷點燃了晶體管發明的人類文明之火！


晶體管技術更迭

晶體管的出現為集成電路、微處理器以及計算機內存的產生奠定了基礎，自晶體管誕生到如今，經過了幾十年的發展，晶體管也發生了翻天覆地的變化。


平面晶體管

平面工藝是60年代發展起來的一種非常重要的半導體技術。該工藝是在Si半導體芯片上通過氧化、光刻、擴散、離子注入等一系列流程，制作出晶體管和集成電路。凡采用所謂平面工藝來制作的晶體管，都稱為平面晶體管。

平面晶體管的基區一般都是采用雜質擴散技術來制作的，故其中雜質濃度的分布不均勻（表面高，內部低），將產生漂移電場，對注入到基區的少數載流子有加速運動的良好作用。所以平面晶體管通常也是所謂漂移晶體管。這種晶體管的性能大大優于均勻基區晶體管。

傳統的平面型晶體管技術，業界也存在兩種不同的流派，一種是被稱為傳統的體硅技術(Bulk SI)，另外一種則是相對較新的絕緣層覆硅(SOI)技術。平面Bulk CMOS和FD-SOI曾在22nm節點處交鋒了。其中，Bulk CMOS是最著名的，也是成本最低的一種選擇，因此它多年來一直是芯片行業的支柱。但隨著技術的推進，Bulk CMOS晶體管容易出現一種被稱為隨機摻雜波動的現象。Bulk CMOS晶體管也會因此可能會表現出與其標稱特性不同的性能，并且還可能在閾值電壓方面產生隨機差異。解決這個問題的一種方法是轉向完全耗盡的晶體管類型，如FD-SOI或FinFET。

Bulk CMOS與FD-SOI兩者的區別在于后者在硅基體頂部增加了一層埋入式氧化物(BOX)層，而BOX上則覆有一層相對較薄的硅層。該層將晶體管與襯底隔離，從而阻斷器件中的泄漏。Intel是體硅技術的堅定支持者，而IBM/AMD則是SOI技術的絕對守護者。

FinFet晶體管

平面晶體管主導了整個半導體工業很長一段時間。但隨著尺寸愈做愈小，傳統的平面晶體管出現了短通道效應，特別是漏電流，這類使得元件耗電的因素。尤其是當晶體管的尺寸縮小到25nm以下，傳統的平面場效應管的尺寸已經無法縮小。在這種情況下，FinFET出現了。FinFET也被稱為鰭式場效應晶體管，這是一種立體的場效應管。FinFET的主要是將場效應管立體化。

第一種FinFET晶體管類型稱為“耗盡型貧溝道晶體管”或“ DELTA”晶體管，該晶體管由日立中央研究實驗室的Digh Hisamoto，Toru Kaga，Yoshifumi Kawamoto和Eiji Takeda于1989年在日本首次制造。但目前所用的FinFet晶體管則是由加州大學伯克利分校胡正明教授基于DELTA技術而發明，屬于多閘極電晶體。

多閘極晶體管的載子通道受到接觸各平面的閘極控制。因此提供了一個更好的方法可以控制漏電流。由于多閘極晶體管有更高的本征增益和更低的溝道調制效應，在類比電路領域也能夠提供更好的效能。如此可以減少耗電量以及提升芯片效能。立體的設計也可以提高晶體管密度，進而發展需要高密度晶體管的微機電領域。

與平面CMOS（互補金屬氧化物半導體）技術相比，FinFET器件具有明顯更快的開關時間和更高的電流密度。FinFET是一種非平面晶體管或“ 3D”晶體管。它是現代納米電子半導體器件制造的基礎。

2011年，英特爾將之用于22nm工藝的生產，正式走向商業化。從2014年開始，14nm（或16nm）的主要代工廠（臺積電，三星，GlobalFoundries）開始采用FinFET設計。在接下來的發展過程中，FinFET也成為了14 nm，10 nm和7 nm工藝節點的主要柵極設計。


GAA晶體管

而當先進工藝發展到了7nm階段，并在其試圖繼續向下發展的過程中，人們發現，FinFET似乎也不能滿足更為先進的制程節點。于是，2006年，來自韓國科學技術研究院（KAIST）和國家nm晶圓中心的韓國研究人員團隊開發了一種基于全能門（GAA）FinFET技術的晶體管，三星曾表示，GAA技術將被用于3nm工藝制程上。

GAA全能門與FinFET的不同之處在于，GAA設計圍繞著通道的四個面周圍有柵極，從而確保了減少漏電壓并且改善了對通道的控制，這是縮小工藝節點時的基本步驟，使用更高效的晶體管設計，再加上更小的節點尺寸，和5nm FinFET工藝相比能實現更好的能耗比。

GAA 技術作為一款正處于預研中的技術，各家廠商都有自己的方案。比如 IBM 提供了被稱為硅納米線 FET （nanowire FET）的技術，實現了 30nm 的納米線間距和 60nm 的縮放柵極間距，該器件的有效納米線尺寸為 12.8nm。此外，新加坡國立大學也推出了自己的納米線 PFET，其線寬為 3.5nm，采用相變材料 Ge2Sb2Te5 作為線性應力源。

另據據韓媒Business Korea的報道顯示，三星電子已經成功攻克了3nm和1nm工藝所使用的GAA （GAA即Gate-All-Around，環繞式柵極）技術，正式向3nm制程邁出了重要一步，預計將于2022年開啟大規模量產。

下一代納米晶體管

根據摩爾定律，集成電路 (IC) 中每單位面積的晶體管數量每兩年翻一番。這種對小型化的推動為從微電子到納米電子的下一代晶體管帶來了復雜性。今天，研究人員的目標是將晶體管縮小到納米級。

隨著基于硅的晶體管現在以納米尺寸運行，工程師面臨著與物理空間縮小相關的設計和制造挑戰。例如，一個 100nm 尺寸的 MOSFET 可能會遇到短溝道效應，從而對晶體管的性能產生不利影響。更重要的是，納米尺寸的硅晶體管會經歷高溝道泄漏電流。

2016 年，勞倫斯伯克利國家實驗室的一個團隊聲稱創造了世界上最小的晶體管，尺寸為 1nm。

為了解決這些限制，研究人員現在正在研究制造晶體管的納米技術材料。最近，研究人員探索了二維超薄單層材料，例如二硫化鉬，以制造比微型硅晶體管更可靠的晶體管。碳納米管和石墨烯也是有希望替代晶體管中硅的材料。

此外，德累斯頓工業大學的一組研究人員最近報道了“世界上第一個”高效有機雙極結晶體管。該團隊使用基于 n 型和 p 型摻雜紅熒烯晶體薄膜的高度有序的薄有機層來開發有機雙極晶體管。這些晶體管可以提高數據處理和傳輸的性能。


2047 年的晶體管會是什么樣子？

一位專家表示，預計晶體管會比現在更加多樣化。正如處理器從 CPU 發展到包括 GPU、網絡處理器、AI 加速器和其他專用計算芯片一樣，晶體管也將發展以適應各種用途。“設備技術將變得特定于應用程序領域，就像計算架構已成為特定于應用程序領域一樣，”H. -S. Philip Wong，IEEE Fellow，斯坦福大學電氣工程教授，前臺積電企業研究副總裁。

IEEE 院士、佐治亞理工學院電氣與計算機教授、多所大學納米技術研究所所長Suman Datta表示，盡管種類繁多，但開關晶體管的基本工作原理（場效應）可能會保持不變。IEEE 院士、加州大學伯克利分校工程學院院長Tsu-Jae King Liu表示，該設備的最小臨界尺寸可能為 1 納米或更小，從而使設備密度達到每平方厘米 10 萬億個英特爾董事會成員。

“可以安全地假設 2047 的晶體管或開關架構已經在實驗室規模上進行了演示”——Sri Samavedam

專家們似乎一直同意，2047 年的晶體管將需要新材料，可能還需要一種堆疊或 3D 架構，以擴展計劃中的互補場效應晶體管（CFET，或 3D 堆疊 CMOS）。Datta 表示，現在平行于硅平面的晶體管溝道可能需要變得垂直，以便繼續增加密度.

AMD 高級研究員Richard Schultz表示，開發這些新設備的主要目標將是功率。“重點將放在降低功耗和對先進冷卻解決方案的需求上，”他說。“需要重點關注在較低電壓下工作的設備。”

晶體管在 25 年后仍將是大多數計算的核心嗎？

很難想象一個計算不是用晶體管完成的世界，但是，真空管確實曾經是首選的數字開關。根據麥肯錫公司的數據，不直接依賴晶體管的量子計算的啟動資金在 2021 年達到了 14 億美元。

但電子設備專家表示，到 2047 年，量子計算的進步速度不足以挑戰晶體管。“晶體管仍將是最重要的計算元件，”IEEE 院士、加州大學伯克利分校電氣工程和計算機科學教授Sayeef Salahuddin說。“目前，即使有了理想的量子計算機，與經典計算機相比，潛在的應用領域似乎也相當有限。”

歐洲芯片研發中心 Imec 的 CMOS 技術高級副總裁Sri Samavedam對此表示贊同。“對于大多數通用計算應用程序而言，晶體管仍將是非常重要的計算元件，”Samavedam 說。“人們不能忽視數十年來不斷優化晶體管所實現的效率。”